2レベルネットワーク（AND-OR、OR-AND、NAND-NAND、NOR-NOR）
FSMの振る舞いのモデリング:状態図と状態表、タイミング図、アルゴリズム形式の状態機械チャート
HDLモデルからのディジタル回路の合成
PLAテスト
クロック制御なしの記憶装置とクロック制御付きの記憶装置（ラッチ、フリップフロップ回路）
ゲート、回路、組合せ回路、モジュールの意味
コンピュータ工学におけるディジタル論理の目的と役割
シミュレーションテストベンチの設計
シミュレーションとテストベンチによる検証
スイッチング関数の最小化
スイッチング関数の表現と操作
その他のモデリング技法（タイミング図、レジスタ転送言語、状態図、アルゴリズム状態機械）
その他の検証:信号の整合性、仕様、信頼性、安全性、電力、冷却
その他の故障モデル（ブリッジ、オープン、遅延故障）
タイミングの概念:システムのタイミング従属性、シーケンス処理、クロック生成、分散、スキュー
タイミングハザードやグリッチの排除
タイミング制約（セットアップタイム、ホールドタイム）と伝搬遅延
ディジタルシステムの階層型モジュラ設計
ディジタル回路素子のタイミングモデル:伝搬遅延、立上り時間、立下り時間、セットアップタイム、ホールドタイム、パルス幅
ディジタル論理に関連する補完的教材
ディジタル論理の領域への貢献や影響が認められる人物
データレジスタ（選択、クロック処理、タイミング）
テストによる検証
テスト生成アルゴリズム（DアルゴリズムやPODEMなど）
テスト範囲
ハードウェア記述言語（VHDL、Verilog）を使用したディジタルシステムのモデリング
ブール代数とスイッチング代数
プログラマブル論理装置（PLD）とFPGA、PLA、ROM、PAL、複雑なPLD
マルチプレクサ、デマルチプレクサ、デコーダ、エンコーダ、コンパレータ
マルチレベルネットワーク
ミーリーとムーアのFSMモデル
メモリのテスト
モジュールと回路からシステムが構成される仕組み
モデルチェックによる検証
ランダムアクセスメモリ（RAM）
レベル感応とエッジ感応、親機と子機
演算および論理ユニット（ALU）
演算機能（加算器、減算器、桁上げ先見法）
回路図の取得
基本的なフリップフロップ回路（SR、D、JK、T）
基本的な論理ゲート（AND、OR、NOT、NAND、NOR、XOR）
機能ユニット、構成要素、LSIコンポーネント:加算器、シフタ、レジスタ、ALU、制御回路、トライステートデバイス、バス
境界走査とIEEE 1149.1試験性標準
形式的検証、検証、テスト、信頼性の比較と対照
検証の経済学
故障のシミュレーションと格付け
故障の等価性と優位性
試験性の測定基準（可制御性、可観測性）
試験性技法を考慮したBISTやその他の設計
自動テストパターン生成（ATPG）:疑似ランダム法、決定性テストパターン生成
順序回路用のテスト生成アルゴリズム
順序機能ユニット:データレジスタ、シフトレジスタ、カウンタ、シーケンスディテクタ、シンクロナイザ、デバウンサ、コントローラ
順序論理の意味と重要性
証明による検証
乗算器、除算器
数の体系とコード
制御の概念:レジスタ転送の表記、主な制御状態、マイクロ操作のシーケンス、マイクロ操作の条件付き実行
設計の原理と技法:概念レベルの結合（トップダウンとボトムアップ、分割統治、反復、ディジタル構造による振る舞いの満足）
組合せ回路と順序回路の機能シミュレーション
走査および部分走査設計
知識領域におけるブール論理の重要性
遅延を測定しタイミング制約を受ける信号を検討するタイミングシミュレーション
中規模組合せ論理モジュールの設計
等価性チェックによる検証
同期回路と非同期回路の分析
同期順序回路の設計:状態の最小化、状態割当て、次状態、出力方程式の実現
特殊な形態のメモリモジュール
特定目的の手法
二進演算
非同期フリップフロップ入力（プリセット、クリア）
表明と検証言語による検証
不完全に指定されたスイッチング関数
複雑なシステム用の階層型図式モデル
歩留まりと故障レベル
優れた設計と形式的検証との関係
有限状態機械（FSM）、クロック制御なしとクロック制御付き
論理（縮退）故障（単一および複数）
論理ゲートのネットワークによるスイッチング関数
論理ゲートの物理特性（技術、ファンイン、ファンアウト、伝搬遅延）
論理モジュールを使用した組合せ回路の階層設計
論理回路