ASICの設計フロー（カスタム、セミカスタム）
ASICの例
CMOSインバータの接続性
CMOSインバータの電圧伝達特性（VTC）
CMOSトランジスタ
CMOSトランジスタのサイズ決定
CMOS加工技術ステップ
CMOS論理における記憶機構
CVSL
EPROM、EEPROM、フラッシュメモリ回路
ESD保護回路
FPGA
FPGAと関連素子
MOSトランジスタ、インバータ構造、回路性能、組合せ回路と順序回路、メモリ構造とアレイ構造、チップ入出力設計、専用集積回路（ASIC）などの重要なトピック領域
MOSトランジスタの特性
NMOS
p型とn型の物質
SRAMおよびDRAMメモリ素子の利点
VDDおよびVSSパッド
VLSIとASICの設計に関連する補完的な教材
VLSIとASICの設計の領域への貢献や影響が認められる人物
アーキテクチャの構成要素（マルチプレクサ、デコーダ、加算器、カウンタ、乗算器）
インバータ構成変更がCMOSVTCに及ぼす影響
クロック分配、クロックスキュー
ゲートアレイ技術
コンピュータ援用設計（CAD）:設計のモデル化と取得（回路図、HDL）、設計の検証（形式的分析、シミュレーション、タイミング解析）、自動化合成、レイアウト、フロアプラニング、位置と経路、バックアノテーション
コンピュータ工学におけるVLSIとASICの設計の目的と役割
システムオンチップ（SOC）設計と知的財産（IP）コア
シリコンウェーハ上のSiO2パターン形成加工ステップ
スイッチング特性（立上り時間、立下り時間、ゲート遅延）
スイッチング閾値VOH、VOL、VIH、VILのCMOSVTCおよび雑音余裕の解析
センス増幅器
テスト、試験性を確保した設計
ドーピング、アクセプタ、ドナー
ドミノCMOS
トランジスタ
トランスミッションゲート
ドリフト、拡散電流、移動度、拡散率
バイポーラECLインバータの接続性と基本機能
バイポーラTTLインバータの接続性と基本機能
フリップフロップ回路
フルカスタム設計の方法論
プログラマブル論理アレイ（PLA）回路
プログラマブル論理技術
プログラマブル論理素子とプログラマブルゲートアレイを使用したセミカスタム設計
ボンディングパッド
メモリシステムの構成
メモリ構造をアレイ構造
メモリ設計の構造
ラッチ
ラッチやクロック分配といった順序論理回路
レイアウト
レイアウト設計規則とその目的
回路がチップになる転換点
拡張可能な（ラムダベースの）設計規則
基本機能
基本的なCMOSゲート設計
疑似NMOS
検証
固体物質
構造化ASIC
順序回路の設計
商品化までのリードタイムと設計の経済学
静的ラッチ回路とフリップフロップ回路
静的読み書きメモリ（SRAM）回路
設計階層
設計規則の確認
組合せ論理構造のレイアウト技法
単相クロックと多相クロック
低電力設計
抵抗とキャパシタンスの見積り
電気伝導率と抵抗率
電子工学と空孔
電力損失
動的ラッチ回路
動的読み書きメモリ（DRAM）回路
導線のサイズ決定
読出し専用メモリ（ROM）回路
入力パッド、出力パッド、双方向パッド、アナログパッド
汎用入出力パッドの問題
標準セルの方法論
複雑なCMOS論理素子に使用するトランジスタサイズの決定